Fig 3.1 (a) Transistor funcionando como inversor. (b) Uma porta NAND. (c) Uma porta NOR
Fig 3.2 Os símbolos e o comportamento funcional de cada uma das 5 portas lógicas básicas
Observações:
1. Existem 2 tecnologias principais de construção de portas lógicas:
2. As portas TTL são mais rápidas que as ECL que, por sua vez, são mais rápidas que as MOS
- a bipolar, que pode ser do tipo TTL (Transistor-Transistor Logic) ou ECL (Emitted-Coupled Logic)
- a MOS (Metal Oxide Semiconcuctor) com seus derivados PMOS, NMOS e CMOS
3. As portas MOS são mais lentas mas tem menor consumo (muito usadas em memórias)
Álgebra BooleanaA álgebra booleana é usada para se desenvolver operações com números digitais (binários)
Fig 3.3 (a) Tabela -verdade para a função maioria de três variáveis. (b) Circuito para a função descrita em (a).
Fig 3.4 Construção de (a) uma porta NOT, (b) uma porta AND e (c) uma porta OR, usando somente portas lógicas NAND ou somente portas lógicas NOR
Equivalência de CircuitosDuas funções booleanas são equivalentes se gerarem saídas iguais para todas as entradas possíveis (veja exemplo mostado na figura 3.5)
Fig 3.5 Duas funções equivalentes . (a) AB + AC. (b) A(B + C)
- Para simplificar funções booleanas utilizam-se as identidades da álgebra de boole mostradas na figura 3.6.
- Todas essas identidades podem ser provadas verdadeiras, através, por exemplo, de suas tabelas verdade.
- Observe que cada identidade tem 2 formas, que são duais.
Fig 3.6 Algumas identidades da álgebra de Boole
____ _ _ _
- A Lei de Morgan pode ser estendida para equações com mais de 2 variáveis de entrada. Exemplo:
ABC = A + B + C
- A lei de Morgan sugere notações alternativas mostradas nas figuras 3.7 e 3.8
Fig 3.7 Símbolos alternativos para algumas portas lógicas : (a) NAND (b) NOR (c) AND (d) OR.
Fig 3.8 (a) Tabela verdade para a função XOR. (b) a (d) Três circuitos para calcular a função XOR
Representações por lógica positiva e lógica negativa
A mesma porta física pode calcular funções diferentes, dependendo das convenções usadas
- A tabela verdade da figura 3.9(b) é válida para a convenção conhecida como lógica positiva onde o nível 0 corresponde a 0V e o nível 1 corresponde a 5V
- A tabela verdade da figura 3.9(c) é válida para a convenção conhecida como lógica negativa onde o nível 0 corresponde a 5V e o nível 1 corresponde a 0V
Fig 3.9 (a) Características elétricas de um dispositivo. (b) Lógica positiva. (c) Lógica negativa
Fig 3.10- Chip SSI com 4 portas NAND
- Circuito SSI (Small Integration Scale): de 1 a 10 portas lógicas
- Circuito MSI (Medium Integration Scale): de 10 a 100 portas lógicas
- Circuito LSI (Large Integration Scale): de 100 a 100000 portas lógicas
No estado da arte temos circuitos com um número maior que 10 milhões de transistores
- Circuito VLSI (Very Large Integration Scale): > 100000 portas lógicas
Fig 3.11 Circuito Multiplexador com 8 entradas
Fig 3.12 (a) Multiplexador MSI. (b) O mesmo multiplexador configurado para calcular a função maioria
Figura 3.13 Circuito Decodificador 3x8
Quando as palavras são iguais sua saída é igual a 1Os circuitos comparadores são usados principalmente para execução de instruções condicionais, do tipo if, e instruções de loop, do tipo while e for.
Quando as palavras são diferentes sua saída é igual a 0
Figura 3.14 Comparador de 4 bits
Figura 3.15 - Matriz lógica programável de 12 entradas e 6 saídas. Os pequenos quadrados que aparecem na figura representam os fusíveis que devem ser queimados para determinar a função a ser calculada. Os fusíveis estão organizados em 2 matrizes: a de cima, composta de portas AND, e a de baixo, composta de portas OR.
Fig 3.16 - Deslocador de 1 bit para a esquerda/direita
Fig 3.17 (a) Tabela-verdade para a soma de 1 bit. (b) Circuito para o meio-somador
Figura 3.18 (a) Tabela verdade e (b) Circuito para o somador completo
Fig 3.19 UAL de 1 bit
Fig 3.20 Oito UALs de 1 bit, conectadas para formar uma UAL de 8 bits. Nao estão mostrados os sinais de inversão e de habilitação.
Fig 3.21 (a) Geração do sinal de clock. (b) O diagrama de tempo para o clock. (c) Geração de um sinal de clock assimétrico.
Fig 3.22 (a) Latch no estado 0 formado por portas NOR. (b) Latch no estado 1 formado por portas NOR. (c) Tabela verdade para a função NOR.
Latches SR com ClockEsse circuito, apresentado na figura 3.23 tem uma nova entrada, o clock.
Fig 3.23 Latch SR com clock
Latches D com Clock
Esse circuito, apresentado na figura 3.24, é uma versão modificação do SR com clock que:
- Evita o estado S=R=1 (veja o inversor na entrada de R)
- Quando D = 0 e o clock = 1, o latch vai para o estado 0 (Q=0)
- Quando D = 1 e o clock = 1, o latch vai para o estado 1.
- Implementa a memória de 1 bit, ou seja, quando clock=1 o valor de D é transferido para a saída Q.
Fig 3.24 Latch D com clock
Flip Flops
O circuito conhecido como flip-flop é um circuito, derivado do latch, no qual a mudança de estado ocorredurante a transição do clock de 0 para 1 (transição positiva) ou de 1 para 0 (transição negativa).
O flip-flop é sensível à transição do sinal de clock, enquanto o latch é sensível ao nível desse mesmo sinal
Pode-se criar um pulso de clock, como mostrado na figura 3.25 para se obter uma mudança de estado no flip-flop exatamente na transição do pulso.
Os símbolos padrões para latches e flip-flops estão mostrados na figura 3.27.
Completar ....
Fig 3.25 (a) Gerador de Pulsos (b) Temporização em quatro pontos do circuito.
Fig 3.26 Flip-flop D
Fig 3.27 Dois tipos de latches D e dois tipos de flip-flops
Fig 3.28 (a) Chip com dois flip-flops independentes (b) Chip com oito flip-flops
Fig 3.29 Diagrama lógico de uma memória 4x3. Cada linha da memória representa uma palavra de 3 bits. Uma operação de leitura ou de escrita abrange uma palavra
Fig 3.30 (a) Buffer não inversor. (b) Efeito do buffer não inversor quando o sinal de controle está no nível alto. (c) Efeito do buffer não inversor quando o sinal de controle está no nível baixo. (d) Buffer inversor.
Fig 3.31 Duas maneira diferentes de se organizar um chip de memória de 4 Mbit